DERSİN TÜRÜ	Seçmeli
DERSİN DÜZEYİ	Lisans
DERSİN YILI	-
YARIYIL	-
AKTS	5
ÖĞRETİM ELEMAN(LAR)I	Doktor Öğretim Üyesi Gülşah Demirhan Aydın
DERSİN ÖĞRENME KAZANIMLARI	Bu dersin sonunda öğrenciler; 1) Yapısı tanımlanmış bir karmaşık sistemi çok büyük ölçekte tümleşik devre ile gerçekleştirebilme becerisini kazandırmak 2) Öğretilen standart donanım tanımlama dili VHDL ile benzer diğer dilleri öğrenebilmelerini sağlamak 3) Bu dilleri kullanarak donanım tasarımı yapabilmelerini sağlamak
DERSİN VERİLİŞ BİÇİMİ	Yüz Yüze
DERSİN ÖNKOŞULLARI	Yok
ÖNERİLEN DERSLER	EEM312
DERS TANIMI	Çok büyük ölçekli tümleşik devre (VLSI) tasarım yöntemleri. Tasarım doğrulama ve test yöntemleri. Toplayıcılar, çarpıcılar, sayıcılar, ALU, bellekler ve sonlu durum makinaları (FSM) yapıları. Eşzamanlama, meta-kararlılık, PLL ve DLL devreleri. Programlanabilir mantık aygıtları (CPLD, FPGA, FPLD) ile tümleşik devre tasarımları. VHDL donanım tanımlama diline giriş. Bilgisayar destekli tasarım araçları ile VHDL kullanarak tümleşikdevre tasarım ve gerçekleştirimleri.
DERS İÇERİĞİ	HAFTA KONULAR 1. Hafta Sayısal tümleşik devreler için gerçekleştirim stratejileri; tam-özel, hücre tabanlı, dizi tabanlıtasarımlar. 2. Hafta Tasarım akışı. Yapısal tasarım yöntemi. 3. Hafta Tasarım girişaraçları, benzetim araçlarısentezleme araçları. Hücre devre özellik belirleme, teknik özellikler dokümanı. Tasarım ekonomisi, maliyetler, proje yönetimi. 4. Hafta Sonlu durum makinaları, durum geçiş grafikleri ile tasarımlar. 5. Hafta Donanım tanımlama dilleri; VHDL ile tasarım. 6. Hafta VHDL tasarım örnekleri. 7. Hafta Zamanlama; ayrımlar, eşzamanlı tasarım, eşzamansız tasarım, eşzamanlayıcılar. 8. Hafta Arasınav 9. Hafta Zamanlama; PLL, DLL, saat dağıtımı 10. Hafta Tasarım onaylama ve test yöntemleri, hata modelleri, sınır taramalı test yöntemi. 11. Hafta Aritmetik temel blokları; toplayıcı, çarpıcı 12. Hafta Aritmetik temel blokları; benzerlik üreteci, karşılaştırıcı, sıfır/bir sezici/sayıcı, ikili sayıcılar, ALU. 13. Hafta FPGA üzerinde ders projesi. 14. Hafta Bellekler: DDR, FLASH yapıları ve zamanlamaları.
ZORUNLU YA DA ÖNERİLEN KAYNAKLAR	(1)J. M. Rabaey, A. Chandrakasan, B. Nikolic, "Digital Integrated Circuits: A Design Perspective", 2e Prentice Hall, International Edition, 2003; (2) R. J. Baker, H. W. Li, D. E. Boyce, "CMOS Circuit Design, Layout, and Simulation", IEEE Press, 1998. (3) N. H. E. Weste, K. Eshraghian, "Principles of CMOS VLSI Design", 2e Addison-Wesley, 1994
ÖĞRETİM YÖNTEM VE TEKNİKLERİ	Anlatım,Sunum,Eğitim-Uygulama
DEĞERLENDİRME YÖNTEMİ VE GEÇME KRİTERLERİ	Sayısı Toplam Katkısı(%) Ara Sınav 1 25 Ödev 2 40 Toplam(%) 65 Yıl İçinin Başarıya Oranı(%) 65 Finalin Başarıya Oranı(%) 35 Toplam(%) 100
AKTS İŞ YÜKÜ	Aktivite Sayı Süresi(Saat) İş Yükü Ara Sınav 1 2 2 Kısa Sınavlara hazırlık 2 4 8 Sınıf Dışı Ders Çalışma Süresi 14 3 42 Final Sınavına Hazırlık 1 12 12 Ders Saati 14 4 56 Ara Sınava Hazırlık 1 12 12 Laboratuvar 0 0 0 Final Sınavı 1 2 2 Ödevler 2 8 16 Toplam İş Yükü 150 Toplam İş Yükü / 30 5 Dersin AKTS Kredisi 5
DİL	Türkçe
STAJ / UYGULAMA	Yok